Rice大学化学教授JamesTour及研究生JunYao研发出制造半导体存储器电路的新方法。首先,将1个二氧化矽层夹于两个纯矽层中间,通过电流,二氧化矽的氧原子将被分离出来,形成1个奈米大小的矽晶体链。当矽晶体链产生后,透过两端极小的电极施加电压,便能改变矽晶体链成为连通或中断的状态,形成1个和普通晶体管相同、纪录资料有无的开关。
由于矽晶体链仅需2个端点,而不像普通晶体管需要3个,将能增加容量、减少体积,并能以三维阵列堆叠。Tour称矽晶体链能缩小至5奈米,适用10奈米以下的制程。
此外,藉由在网状结构上放置数千个矽晶体链,芯片每单位空间的储存容量将大幅超越一般的快闪存储器。Tour表示,采用此种新方法,每平方公分容量将能达到1兆位元,
此技术的最佳优点在于,由于新方法采用二氧化矽而非其它较不被广泛了解的元素,将能使此种新方法容易应用至现今的半导体工厂,同时,此方法也相当简易。Tour表示,半导体业者不需要了解任何的新技术。
此外,Tour指出制造晶体链的物质并非一定要采用矽,几乎任何金属都行。其它发现还包括采用新方法制成的电路较传统快闪存储器更能抗拒能量辐射造成的影响。
目前Tour实验室与德州公司PrivaTran合作,PrivaTran正测试使用该方法设计的芯片,下一步将扩增规模。Tour表示,寄望此方法能成为快闪存储器遭遇发展瓶颈后的候选新技术。
• 中国角型毛巾架行业运营态势与投资潜力研究报告(2018-2023)
• 中国直接挡轴市场深度研究及投资前景分析报告(2021-2023)
• 2018-2023年KTV专用触摸屏市场调研及发展前景分析报告
• 中国回流式高细度粉碎机市场深度调研与发展趋势预测报告(2018-2023)
• 2018-2023年中国原色瓦楞纸行业市场深度研究及发展策略预测报告
• 中国雪白深效精华液市场深度调研及战略研究报告(2018-2023)