松下开发出GaN晶体管耐压提高5倍技术

　　松下半导体(Panasonic Semiconductor)开发出了可将硅(Si)基板上形成的氮化镓(GaN)功率晶体管的耐压提高至5倍以上的技术。还有望实现3000V以上的耐压。

　　硅基板上的GaN功率晶体管耐压，本来应该是GaN膜耐压和硅基板耐压加之和，而实际上此前只取决于GaN膜的耐压。因此，松下半导体为提高耐压而采取了增加GaN膜厚度的措施。不过，多晶硅和GaN的晶格常数和热胀系数不同，GaN膜过厚，就会出现开裂等问题。其结果，使GaN膜厚度从数μm左右、耐压从1000V左右提高一直是难题。

　　对此，松下半导体解明了GaN功率晶体管的耐压只取决于GaN膜耐压的原因，并对该问题产生的原因——流过硅基板和GaN表面的泄漏电流进行了抑制，从而提高了GaN功率晶体管的耐压。结果，使GaN膜厚度达到1.9μm，耐压达到2200V，提高至原来的5倍以上。另外，松下半导体表示，如果使用过去曾报告过的9μm的GaN膜厚度，将有可能实现3940V的耐压。

　　松下半导体的具体做法是，首先调查了由硅基板上的GaN决定耐压的原理。结果发现，在GaN晶体管的漏极加载正电压时，硅基板和GaN表面会形成电子反转层，导致出现泄漏电流，由于该泄漏电流的原因，会出现无法将硅基板耐压计算在内的情况。接着，为了解决该问题，设计了在晶体管周边部分的硅基板表面附近设置p型杂质层的耐压升压(Blocking Voltage Boosting，BVB)构造。通过在反转层两端设置p型杂质层，抑制了反转层电子形成泄漏电流而流出的现象。最终可以将硅基板的耐压计算在内，从而提高了耐压。

　　另外，据松下半导体介绍，此次技术是日本新能源产业技术综合开发机构(NEDO)共同研究业务的成果，已在“2010 IEEE International Electron Devices Meeting(IEDM 2010)”(2010年12月6～8日，美国旧金山)上公开。